ФУНКЦИОНАЛЬНАЯ МОДЕЛЬ СИСТЕМЫ ДИАГНОСТИКИ ПЕЧАТНЫХ ПЛАТ

Процесс изготовления печатных плат является многоэтапным и сложным видом производства. При этом система диагностирования качества печатных плат является одной из важнейших задач этапов производства, так как высокая плотность проводников и минимально допустимые отклонения в производстве высокотехнологичных печатных плат (ПП) предъявляют высокие требования к качеству изделий.

Дефектом при осуществлении контроля является отклонение элементов топологии на объекте (изображение или фотошаблон печатной платы) от проектной документации вследствие погрешностей при производстве, таких как несоответствие температурных и временных режимов производства [2]. На рисунке 1 приведены некоторые типы дефектов ПП.

С развитием аппаратных и программных технологий на базе машинного зрения, для решения данных задач актуальным стало использовать автоматизированные системы управления процесса диагностики (АСУ ПД). Разработка любой АСУ не возможна без специализированных средств автоматизации проектирования, представляющих собой организационно-техническую систему, которая состоит из персонала и комплекса технических, программных и других средств автоматизации. На первом этапе необходимо разработать функциональную модель самого процесса диагностики.

На основе анализа методов контроля качества печатных плат [1], функционально система диагностики должна включать следующие этапы:

1. Импорт данных из систем CAD/CAM и создание эталона.

2. Задание параметров погрешности и допусков модели.

3. Анализ и обработка шаблона, полученного со сканера.

4. Автоматическое совмещение шаблона с эталоном.

5. Поиск дефектов.

6. Формирование БД дефектов палат и вывод отчетности.

На основе этого разработана функциональная модель технологического процесса диагностики ПП в нотации IDEF0. В качестве инструмента выбрана программная платформа для разработки графических моделей бизнес-процессов (поддерживаются нотации IDEF0 и DFD) Ramus Educational.

IDEF0 (Integration Definitionfor Function Modeling) – это методология функционального моделирования. С помощью наглядного графического языка IDEF0, изучаемая система предстает перед разработчиками и аналитиками в виде набора взаимосвязанных функций или работ. Модель в нотации IDEF0 представляет собой совокупность иерархически упорядоченных и взаимосвязанных диаграмм.

На рисунке 2 приведена диаграмма декомпозиции первого уровня, состоящая из 4 основных функциональных блоков:

–      А1 «Сканирование платы» – получение снимка печатной платы.

–      А2 «Предварительная обработка изображения» – бинаризация снимка, коррекция угла поворота и масштабирование.

Полученное полутоновое изображение приводится к бинарному виду с использованием порога Bts:

где Bmax Bmin – максимальное и минимальное значение яркости изображения.

На бинарном изображении производится поиск всех контактных площадок и формируется список контактных площадок для эталонного и тестового изображения. Эталонный и тестовый списки сравниваются для их проверки.

–      А3 «Поиск дефектов» – определение дефектов на основе алгоритма сравнения с эталоном и использования операторов математической морфологии «отмыкания» и «замыкания».

А4 «Формирование ведомости дефектов» – формирование векторного описания всех найденных дефектов печатной платы.


Алгоритм поиска дефектов представлен диаграммой декомпозиции второго уровня (см. рис. 3)  функциональной модели.


Функциональный блок «Поиск дефектов» включает в себя следующие операции (А31…А35):

–           A31 «Сравнение с эталоном» - путем сравнения бинаризованных изображений эталонной платы и тестового образца локализуются дефекты исследуемой печатной платы и определяются геометрические параметры дефекта (длина, высота и площадь).

–           А32 «Классификация дефектов» – определение класса дефектов с помощью бинарных флагов, которые зависят от значения яркости для всех пикселей найденного дефекта и соседних с ним пикселей (таблица 1).

Таблица 1 – Определение типа дефекта по бинарным флагам

–           А33 «Определение минимальной ширины проводника» - используя оператор математической морфологии «отмыкания» локализуются точки участков проводника с шириной меньшей, чем задано согласно конструкторско-техническим нормам (КТН) [1]:

Rminwide(A,B) = A – OPEN(A,B),                                   (2)

где А – бинарное тестовое изображение печатной платы, В – круглый структурирующий элемент, диаметр которого равен минимальной ширине проводника согласно КТН.

–           А34 «Определение минимального расстояния между проводниками на изображении печатной платы» - используя оператор математической морфологии «замыкания» локализуются участки платы, где расстояние между проводниками меньше, чем требуется согласно КТН [1]:

Rmindist(A,С) = A – CLOSE(A,С),                                    (3)

где С – круглый структурирующий элемент, диаметр которого равен минимальному расстоянию между проводниками согласно КТН.

–           А35 «Сохранение изображения платы в формате SES».

Представленная функциональная модель поиска дефектов печатных плат на основе алгоритма сравнения  с  эталоном  и  использования  операторов  математической  морфологии  «отмыкания»  и «замыкания» полностью отражает необходимый комплекс мероприятий проверки качества выпускаемых изделий и может быть использована для построения автоматизированных систем диагностики высокотехнологичных печатных плат.

Список литературы

1.   Система контроля топологии печатных плат / С.А. Байрак, А.А. Дудкин, А.В. Инютин и др. // Искусственный интеллект. – 2009. – №7. – С. 242- 247.

2. Doudkin A.A. The Defect and Project Rules Inspection on PCB Layout Image / A.A. Doudkin, A.V. Inyutin // International Journal of Computing – 2006. – Vol. 5, № 3. – P. 107-111.