Новости
09.05.2023
с Днём Победы!
07.03.2023
Поздравляем с Международным женским днем!
23.02.2023
Поздравляем с Днем защитника Отечества!
Оплата онлайн
При оплате онлайн будет
удержана комиссия 3,5-5,5%








Способ оплаты:

С банковской карты (3,5%)
Сбербанк онлайн (3,5%)
Со счета в Яндекс.Деньгах (5,5%)
Наличными через терминал (3,5%)

ОТЛАДОЧНЫЙ МОДУЛЬ ДЛЯ ВЫСОКОСКОРОСТНОГО ИНТЕРФЕЙСА

Авторы:
Город:
Таганрог
ВУЗ:
Дата:
22 февраля 2016г.

 

Проектирование надѐжных высокоскоростных цифровых модулей (ЦМ) требует разработки и отладки методики проектирования. В настоящей работе рассматриваются системотехнические решения при построении ЦМ обработки сигналов, получаемых по оптическому каналу с тактовой частотой 2,5 ГГц. Модуль предназначен для отладки методики проектирования ЦМ, поэтому в структуру ЦМ включены узлы, обеспечивающие простую и быструю проверку работоспособности устройства. Реализованы два режима функционирования ЦМ: автономный и режим коммутации внешних данных. Выбор режимов осуществляется пользовательскими устройствами ввода.

Структурная схема ЦМ приведена на Рисунке 1. На схеме отражены возможные режимы работы модуля: автономный режим и режим коммутации внешних данных.

В автономном режиме коммутатор соединяет выход внутреннего генератора тестовых двоичных последовательностей с выходными регистрами. Генератор использует минимальный протокол, описанный в [1]. В этом режиме выполняется детектирование ошибок принятых данных от SERDES и разрешающая логика не позволяет передавать данные на PXI-разъем. Контроллер индикатора принимает сведения об ошибках от детектора и в зависимости от сигналов пользовательских устройств ввода может выводить эти сведения на индикатор, либо выводить сведения о параметрах SFP-модуля. Тестовая двоичная последовательность может быть предварительно сформирована и записана в конфигурационную память ПЛИС или формироваться при работе в автономном режиме в виде M-последовательности с помощью сдвигового регистра.

В режиме коммутации внешних данных генератор тестовых посылок отключается, на выход коммутатора проходят данные, принятые от PXI-модуля. В этом режиме также отключен детектор ошибок. Разрешающая логика пропускает данные, принятые от SERDES, на выходные регистры для передачи PXI-модулю. Передача информации в режиме коммутации внешних данных осуществляется в соответствии со стандартом LVDS [2].

Сигнал внешнего генератора стабилизируется с помощью внутренней ФАПЧ ПЛИС, выходная частота которой используется для синхронизации всех внутренних узлов ПЛИС, а также подаѐтся на вход опорной частоты SERDES. Внешние данные получаемые от PXI-модуля и от SERDES, с помощью встроенных FIFO (First In First Out) переводятся в домен внутренней синхронизации.

В качестве высокоскоростного интерфейса в ЦМ используется волоконно-оптическая линия связи (ВОЛС). Такой выбор обусловлен отсутствием излучаемых помех и высокой помехозащищенностью. Приемопередатчик ВОЛС GP-8548-S3TD (Gigalight, КНР) – модуль промышленного стандарта SFP [3]. Линия передачи, основанная на SFP-модуле, поддерживает технологию цифрового мониторинга и диагностики. Мониторинг осуществляется по двухпроводному интерфейсу I2C. Данные о состоянии устройства могут быть выведены на индикатор.

ВОЛС работает в режиме «петли» – SFP-модуль принимает те же данные, что передает. Такой подход позволяет проверить работоспособность канала передачи данных и формировать статистику ошибок.

SFP-модуль должен принимать данные в последовательном формате на скорости 2,5 Гбит/с. Коммутация потоков информации на таких скоростях является сложной задачей, как в области схемного решения, так и в области проектирования топологии печатной платы (ПП). В связи с этим для обмена данными с SFP-модулем в ЦМ используется преобразователи кодов «параллельный – последовательный» и «последовательный – параллельный», расположенные в непосредственной близости к разъему SFP-модуля. При этом генерация данных, переключение режимов работы, детектирование ошибок и прочие операции над потоками будут осуществляться в параллельном формате на более низких скоростях, не представляющих трудностей в части проектирования топологии ПП и подбора элементной базы. Преобразования кодов выполняется микросхемой TLK2711 SP (Texas Instruments, США).

Устройством, связывающим элементы ЦМ в единый функционал, является ПЛИС EP3C55 (Altera, США). С помощью ПЛИС задаѐтся режим функционирования ЦМ, в автономном режиме ПЛИС является генератором тестового сигнала, детектором ошибок, обеспечивает формирование статистики и вывод еѐ на индикатор. В ПЛИС находится коммутатор режимов, позволяющий не отключая устройство, сменить режим функционирования, в соответствии с внешней командой. В обоих режимах должен поддерживается мониторинг SFP-модуля с помощью DDM технологии. В ПЛИС имеется поддержка JTAG-интерфейса, что позволяет производить контроль контакта микросхемы с ПП, а также тестирование работоспособности буферов ввода/вывода.

Для обеспечения автономного режима, в ЦМ предусмотрено наличие микросхемы конфигурационной памяти, в которую записываются конфигурационные данные ПЛИС. Конфигурация ПЛИС происходит после подачи питания. Электрически  стираемая перепрограммируемая память, используемая совместно с дополнительным разъѐмом, позволяет при необходимости модифицировать конфигурацию ПЛИС. Также в ЦМ предусмотрены пользовательские элементы ввода, используемые для переключения режимов работы ЦМ или смены отображаемой на индикаторе информации.

Реализация подобного отладочного ЦМ позволит проанализировать работоспособность высокоскоростного интерфейса и влияние топологии печатной платы ЦМ на целостность сигналов

 

Список литературы

1. Using the TLK2711-SP With Minimal Protocol, Texas Instruments, 2011.

2. TIA PN — 4584, Electricial characteristics of low voltage differential signaling (LVDS) interface circuits, May 2000.

3.   Small Form-factor Pluggable (SFP) MultiSource Agreement (MSA), September 2000.